研究概要
シリコンの研究
Drastic improvement of DRAM data retention time achieved by REVERSE annealing technology (reported in Nikkan-Kougyou-Shinbun, March 30, 2006[e4]).
エルピーダメモリ株式会社，日本電気株式会社，筑波大学によるダイナミックRAMの低消費電力化と高速化を実現する新技術の開発．エルピーダメモリ株式会社の現行メモリ製品に採用されている（日刊工業新聞2006年3月30日[e4]）．
Two-state variable retention time (VRT) phenomenon observed in a DRAM bit. It is universally observed in every generation of DRAM, and exhibits a serious bistablity of data retention time (DRT). We study this phenomenon to eliminate or reduce the VRT bits in current/future DRAMs (T. Umeda et al [41], K. Ohyu et al [c40]).
ダイナミックRAMの更なる低消費電力化と高速化の鍵を握るVRT現象の解析．VRT劣化が解決できれば，ダイナミックRAMの性能を飛躍的に向上させることができる（論文[41], IEDM2006[c40]ほか）．
世界中の半導体デバイスの90%以上はシリコンをベースに作られている．それだけに非常に重要な材料であり，半世紀以上にわたって膨大な量の研究が行われてきた．
その結果，現在では，シリコンの単結晶ウェハにまつわる結晶欠陥の問題はほとんど解決されたと言うことができる．しかし，大規模集積回路（LSI）の中のようなサブミクロン単位の微小領域で見ると，シリコン結晶はまだ多くの問題を抱えている．それは例えば，LSI作製プロセスによってシリコン結晶に蓄積されるダメージであったり，熱ストレスや電界ストレスによって新たに出現する欠陥である．
そのようなLSI内部のごく少量の欠陥を検出するには，高感度の測定手段が必要となってくる．当部門では，その１つの方法として，デバイスを流れる電流から電子スピン共鳴を検出するEDMR（Electrically Detected Magnetic Resonance）法に着目し，研究を展開している．
低消費電力，大容量のLSIメモリ
情報機器で使用される大容量半導体メモリは，書き換え回数に制限のないDRAM（Dynamic RAM）と，書き換え回数に制限はあるが不揮発性という素晴しい性質をもつEPROM（Electrically Programmable ROM，いわゆる「フラッシュメモリ」はこの１種）とに分けられる．情報機器が高速かつ高機能で動作するためには大容量かつ高速のランダムアクセスメモリが必要であり，そこでは書き換え回数に制限のないDRAMが使用される．
しかしDRAMには電力を消費するリフレッシュ（一定の時間間隔で情報の再度書き込みを行う）動作が常時必要となっており，このために，小型のバッテリーで動作する携帯情報機器ではDRAMを使用するのは難しくなっている．あるいは超高速で動作するDRAMを実現するためにはリフレッシュ動作を極力省くことが不可欠となっている。
そこでDRAMのリフレッシュレートを向上させて，携帯機器にも搭載可能な超低消費電力DRAMや超高速のハイエンドDRAMを実現するために，DRAMの各ビットに記憶された情報が早く揮発してしまう原因を原子レベルで探る研究を開始している．大まかに言って，その原因はDRAMを構成するシリコン結晶に，ごく稀に結晶欠陥（おそらくLSIプロセス起因の欠陥）が発生するためであることが分っている．これをうまく取り除くことが出来れば，リフレッシュレート性能の大幅な改善が可能と考えられ，現在，日本電気株式会社，エルピーダメモリ株式会社と共同で，DRAM内部の結晶欠陥のEDMR評価を進めている．
（T.Umeda et al. [5]
[12]
[e4]
[e4+]
[41]）．
書き換え型不揮発性LSIメモリの信頼性の向上
研究分担者：山崎聡（産業技術総合研究所ダイヤモンド研究センター総括研究員）
LSIメモリのうち、パソコンの主記憶に用いられているDRAMは電源を切ると記憶内容が失われるが、メモリーカードに用いられているフラッシュメモリは、書き換えのできる不揮発性ＬＳＩメモリである。フラッシュメモリでは、浮遊ゲートに電荷が注入されているかいないかで“１”“０“をあらわす。浮遊ゲートは絶縁体であるシリコン酸化膜中に埋め込まれている（配線で接続されていない）ために、注入された電荷が逃げないので、電源を切っても記憶が保持される。書き込み・消去には、絶縁体である酸化膜を通して、シリコン基板と浮遊ゲートの間に電流を流す必要がある。酸化膜（厚さ〜10万分の1mm）に１千万V/cmの高電界をかけて流れるトンネル電流を利用するために、書き込み・消去を繰り返していくと、高電界により酸化膜が劣化する。そのため、注入した電荷が漏れ電流として減少してしまったり、最終的には酸化膜の絶縁破壊に達する。
トンネル酸化膜の厚さは10nmを切り、その点ではナノテクノロジーではあるが、微細化を押し進めてきた従来技術の延長としてナノ領域に入った点で、原子や分子を自在に操るいわゆるナノテクノロジーとは異なる。この技術は、企業において、絨毯爆撃的な条件だしと職人芸的な製造技術に依存するところが多い。我々は電子スピン共鳴法を用い、厚さ10 nm（10万分の1mm）の酸化膜極薄膜を対象に、劣化によって生成した正孔トラップの正体をミクロに同定することに成功している。膜厚や酸化膜の製法の違いによる欠陥生成量や生成する欠陥の空間分布の違いから、酸化膜の劣化・絶縁破壊の機構をミクロなレベルで明らかにすることを行っている。記憶保持特性を改善し、信頼性を向上するための膜質改善の指針を提供することを目標にしている。